当前位置: 首页 » 供应网 » 仪器仪表 » **仪器仪表 » 通讯检测仪器 » 重庆PCI-E测试DDR3测试 深圳市力恩科技供应

重庆PCI-E测试DDR3测试 深圳市力恩科技供应

单价: 面议
所在地: 广东省
***更新: 2024-10-31 01:04:24
浏览次数: 1次
询价
公司基本资料信息
  • 深圳市力恩科技有限公司
  • VIP [VIP第1年] 指数:3
  • 联系人 李生     
  • 会员 [当前离线] [加为商友] [发送信件]
  • 手机 13924615480
  • 电话 139-24615480
  • E-mail light-sky@163.com
  • 地址广东深圳市南山区深圳市南山区南头街道南联社区中山园路9号君翔达办公楼A201
  • 网址https://www.claudelab.com/
 
相关产品:
 
产品详细说明

DDR 规范的时序要求

在明确了规范中的 DC 和 AC 特性要求之后,下一步,我们还应该了解规范中对于信号的时序要求。这是我们所设计的 DDR 系统能够正常工作的基本条件。

在规范文件中,有很多时序图,笔者大致计算了一下,有 40 个左右。作为高速电路设计的工程师,我们不可能也没有时间去做全部的仿真波形来和规范的要求一一对比验证,那么哪些时序图才是我们关注的重点?事实上,在所有的这些时序图中,作为 SI 工程师,我们需要关注的只有两个,那就是规范文件的第 69 页,关于数据读出和写入两个基本的时序图(注意,这里的读出和写入是从 DDR 控制器,也即 FPGA 的角度来讲的)。为方便读者阅读,笔者把这两个时序图拼在了一起,而其他的时序图的实现都是以这两个图为基础的。在板级系统设计中,只要满足了这两个时序图的质量,其他的时序关系要求都是对这两个时序图逻辑功能的扩展,应该是 DDR 控制器的逻辑设计人员所需要考虑的事情。 DDR3一致性测试是否适用于非服务器计算机?重庆PCI-E测试DDR3测试

重庆PCI-E测试DDR3测试,DDR3测试

在接下来的Setup NG Wizard窗口中选择要参与仿真的信号网络,为这些信号网络分组并定义单个或者多个网络组。选择网络DDR1_DMO.3、DDR1_DQO.31、DDR1_DQSO.3、 DDRl_NDQS0-3,并用鼠标右键单击Assign interface菜单项,定义接口名称为Data,

设置完成后,岀现Setup NG wizard: NG pre-view page窗口,显示网络组的信息,如图 1-137所示。单击Finish按钮,网络组设置完成。

单击设置走线检查参数(Setup Trace Check Parameters),在弹出的窗口中做以下设 置:勾选阻抗和耦合系数检查两个选项;设置走线耦合百分比为1%,上升时间为lOOps;选 择对网络组做走线检查(Check by NetGroup);设置交互高亮显示颜色为白色。 安徽DDR3测试一致性测试DDR3一致性测试是否适用于超频内存模块?

重庆PCI-E测试DDR3测试,DDR3测试

常见的信号质量包括阈值电平、Overshoot、Undershoot、Slew Rate> tDVAC等,DDRx 信号质量的每个参数JEDEC都给出了明确的规范。比如DDR3要求Overshoot和Undershoot 分别为0.4V,也就是说信号幅值P・P值应该在-0.4-1.9V,但在实际应用中由于不适合信号 端接使DDR信号质量变差,通过仿真就可以找出合适端接,使信号质量满足JEDEC规范。 下面以DDR3 1066Mbps信号为例,通过一个实际案例说明DDR3信号质量仿真。

在本案例中客户反映实测CLK信号质量不好。CLK信号从CUP (U100)出来经过4片 DDR3 (U101、U102、U103、U104),在靠近控制芯片接收端颗粒(近的颗粒)的信号很 差,系统工作不到DDR3 1066Mbpso在对时钟信号做了终端上拉匹配后,可以正常工作。

每个 DDR 芯片独享 DQS,DM 信号;四片 DDR 芯片共享 RAS#,CAS#,CS#,WE#控制信号。·DDR 工作频率为 133MHz。·DDR 控制器选用 Xilinx 公司的 FPGA,型号为 XC2VP30_6FF1152C。得到这个设计需求之后,我们首先要进行器件选型,然后根据所选的器件,准备相关的设计资料。一般来讲,对于经过选型的器件,为了使用这个器件进行相关设计,需要有如下资料。

· 器件数据手册 Datasheet:这个是必须要有的。如果没有器件手册,是没有办法进行设计的(一般经过选型的器件,设计工程师一定会有数据手册)。 如何进行DDR3内存模块的热插拔一致性测试?

重庆PCI-E测试DDR3测试,DDR3测试

至此,DDR3控制器端各信号间的总线关系创建完毕。单击OK按钮,在弹出的提示窗 口中选择Copy,这会将以上总线设置信息作为SystemSI能识别的注释,连同原始IBIS文件 保存为一个新的IBIS文件。如果不希望生成新的IBIS文件,则也可以选择Updateo

设置合适的 OnDie Parasitics 和 Package Parasiticso 在本例中。nDie Parasitics 选择 None, Package Parasitics使用Pin RLC封装模型。单击OK按钮保存并退出控制器端的设置。

On-Die Parasitics在仿真非理想电源地时影响很大,特别是On-Die Capacitor,需要根据 实际情况正确设定。因为实际的IBIS模型和模板自带的IBIS模型管脚不同,所以退出控制器 设置窗口后,Controller和PCB模块间的连接线会显示红叉,表明这两个模块间连接有问题, 暂时不管,等所有模型设置完成后再重新连接。 DDR3一致性测试是否对不同厂商的内存模块有效?河北DDR3测试HDMI测试

DDR3一致性测试期间可能发生的常见错误有哪些?重庆PCI-E测试DDR3测试

单击View Topology按钮进入SigXplorer拓扑编辑环境,可以按前面161节反射 中的实验所学习的操作去编辑拓扑进行分析。也可以单击Waveforms..按钮去直接进行反射和 串扰的布线后仿真。

在提取出来的拓扑中,设置Controller的输出激励为Pulse,然后在菜单Analyze- Preferences..界面中设置Pulse频率等参数,

单击OK按钮退出参数设置窗口,单击工具栏中的Signal Simulate进行仿真分析,

在波形显示界面里,只打开器件U104 (近端颗粒)管脚上的差分波形进行查看, 可以看到,差分时钟波形边沿正常,有一些反射。

原始设计没有接终端的电阻端接。在电路拓扑中将终端匹配的上拉电阻电容等电路 删除,再次仿真,只打开器件U104 (近端颗粒)管脚上的差分波形进行查看,可以看到, 时钟信号完全不能工作。 重庆PCI-E测试DDR3测试

文章来源地址: http://yiqiyibiao.chanpin818.com/zyyqyb/txjcyq/deta_23642368.html

免责声明: 本页面所展现的信息及其他相关推荐信息,均来源于其对应的用户,本网对此不承担任何保证责任。如涉及作品内容、 版权和其他问题,请及时与本网联系,我们将核实后进行删除,本网站对此声明具有最终解释权。

 
本企业其它产品
 
热门产品推荐
龙华区产品LPDDR4信号完整性测试 欢迎来电 深圳市力恩科技供应 盐田区数字信号LPDDR4信号完整性测试 服务为先 深圳市力恩科技供应 深圳市源信达有限公司高精度2420高压源 欢迎咨询 深圳市源信达电子仪器供应 坪山区产品LPDDR4信号完整性测试 欢迎来电 深圳市力恩科技供应 福田区产品LPDDR4信号完整性测试 服务为先 深圳市力恩科技供应 龙华区智能化多端口矩阵测试LPDDR4信号完整性测试 服务为先 深圳市力恩科技供应 龙华区电气性能测试LPDDR4信号完整性测试 欢迎来电 深圳市力恩科技供应 盐田区HDMI测试LPDDR4信号完整性测试 欢迎来电 深圳市力恩科技供应
龙华区设备LPDDR4信号完整性测试 欢迎来电 深圳市力恩科技供应 深圳市源信达电子仪器有限公司测试2420高压源回收 值得信赖 深圳市源信达电子仪器供应 深圳市源信达电子仪器有限公司功率探头2420高压源 值得信赖 深圳市源信达电子仪器供应 盐田区设备LPDDR4信号完整性测试 欢迎来电 深圳市力恩科技供应 深圳市源信达电子仪器有限公司功率探头2420高压源电源批发 值得信赖 深圳市源信达电子仪器供应 坪山区USB测试LPDDR4信号完整性测试 服务为先 深圳市力恩科技供应 深圳市源信达有限公司耐腐蚀2420高压源 欢迎咨询 深圳市源信达电子仪器供应 罗湖区多端口矩阵测试LPDDR4信号完整性测试 欢迎来电 深圳市力恩科技供应


 
 

按字母分类 : A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

首页 | 供应网 | 展会网 | 资讯网 | 企业名录 | 网站地图 | 服务条款 

无锡据风网络科技有限公司 苏ICP备16062041号-8

内容审核:如需入驻本平台,或加快内容审核,可发送邮箱至: