当前位置: 首页 » 供应网 » 仪器仪表 » **仪器仪表 » 通讯检测仪器 » 吉林信号完整性测试DDR3测试 深圳市力恩科技供应

吉林信号完整性测试DDR3测试 深圳市力恩科技供应

单价: 面议
所在地: 广东省
***更新: 2024-08-14 00:14:47
浏览次数: 2次
询价
公司基本资料信息
  • 深圳市力恩科技有限公司
  • VIP [VIP第1年] 指数:3
  • 联系人 李生     
  • 会员 [当前离线] [加为商友] [发送信件]
  • 手机 13924615480
  • 电话 139-24615480
  • E-mail light-sky@163.com
  • 地址广东深圳市南山区深圳市南山区南头街道南联社区中山园路9号君翔达办公楼A201
  • 网址https://www.claudelab.com/
 
相关产品:
 
产品详细说明

DDR 系统概述

DDR 全名为 Double Data Rate SDRAM ,简称为 DDR。DDR 本质上不需要提高时钟频率就能加倍提高 SDRAM 的速度,它允许在时钟的上升沿和下降沿读/写数据,因而其数据速率是标准 SDRAM 的两倍,至于地址与控制信号与传统 SDRAM 相同,仍在时钟上升沿进行数据判决。  DDR 与 SDRAM 的对比DDR 是一个总线系统,总线包括地址线、数据信号线以及时钟、控制线等。其中数据信号线可以随着系统吞吐量的带宽而调整,但是必须以字节为单位进行调整,例如,可以是 8 位、16 位、24 位或者 32 位带宽等。 所示的是 DDR 总线的系统结构,地址和控制总线是单向信号,只能从控制器传向存储芯片,而数据信号则是双向总线。

DDR 总线的系统结构DDR 的地址信号线除了用来寻址以外,还被用做控制命令的一部分,因此,地址线和控制信号统称为地址/控制总线。DDR 中的命令状态真值表。可以看到,DDR 控制器对存储系统的操作,就是通过控制信号的状态和地址信号的组合来完成的。 DDR 系统命令状态真值表 是否可以使用多个软件工具来执行DDR3内存的一致性测试?吉林信号完整性测试DDR3测试

吉林信号完整性测试DDR3测试,DDR3测试

走线阻抗/耦合检查

走线阻抗/耦合检查流程在PowerSI和SPEED2000中都有,流程也是一样的。本例通过 Allegro Sigrity SI 启动 Trace Impedance/Coupling Check,自动调用 PowerSI 的流程。下面通过实例来介绍走线阻抗/耦合检查的方法。

启动 Allegro Sigrity SI,打开 DDR_Case_Check.brd。单击菜单 AnalyzeTrace Impedance/Coupling Check,在弹出的 SPDLINK Xnet Selection 窗口 中单击 OK 按钮。整个.brd 文件将被转换成.spd文件,并自动在PowerSI软件界面中打开。 吉林信号完整性测试DDR3测试DDR3一致性测试的目标是什么?

吉林信号完整性测试DDR3测试,DDR3测试

从DDR1、DDR2、DDR3至U DDR4,数据率成倍增加,位宽成倍减小,工作电压持续降 低,而电压裕量从200mV减小到了几十毫伏。总的来说,随着数据传输速率的增加和电压裕 量的降低,DDRx内存子系统对信号完整性、电源完整性及时序的要求越来越高,这也给系 统设计带来了更多、更大的挑战。

Bank> Rank及内存模块

1.BankBank是SDRAM颗粒内部的一种结构,它通过Bank信号BA(BankAddress)控制,可以把它看成是对地址信号的扩展,主要目的是提高DRAM颗粒容量。对应于有4个Bank的内存颗粒,其Bank信号为BA[1:O],而高容量DDR2和DDR3颗粒有8个Bank,对应Bank信号为BA[2:0],在DDR4内存颗粒内部有8个或16个Bank,通过BA信号和BG(BankGroup)信号控制。2GB容量的DDR3SDRAM功能框图,可以从中看到芯片内部由8个Bank组成(BankO,Bankl,…,Bank7),它们通过BA[2:0]这三条信号进行控制。

有其特殊含义的,也是DDR体系结构的具体体现。而遗憾的是,在笔者接触过的很多高速电路设计人员中,很多人还不能够说清楚这两个图的含义。在数据写入(Write)时序图中,所有信号都是DDR控制器输出的,而DQS和DQ信号相差90°相位,因此DDR芯片才能够在DQS信号的控制下,对DQ和DM信号进行双沿采样:而在数据读出(Read)时序图中,所有信号是DDR芯片输出的,并且DQ和DQS信号是同步的,都是和时钟沿对齐的!这时候为了要实现对DQ信号的双沿采样,DDR控制器就需要自己去调整DQS和DQ信号之间的相位延时!!!这也就是DDR系统中比较难以实现的地方。DDR规范这样做的原因很简单,是要把逻辑设计的复杂性留在控制器一端,从而使得外设(DDR存储心片)的设计变得简单而廉价。因此,对于DDR系统设计而言,信号完整性仿真和分析的大部分工作,实质上就是要保证这两个时序图的正确性。DDR3内存的一致性测试包括哪些内容?

吉林信号完整性测试DDR3测试,DDR3测试

单击Next按钮,出现Setup Trace Check Wizard窗口,确保网络组的所有网络都被选中, 单击Finish按钮。

  单击Save File with Error Check保存文件,保存结束后,单击Start Simulation开始仿 真。仿真完成后,仿真结果包括Workflow中Results and Report的所有内容。如果在Setup Trace Check Parameters 的步骤 net selection 时选的是 check all signal nets 或者 check all enabled signal nets 模式,那么仿真结果只有 Net Impedance Summary 和 Net Co叩ling Summaryo

  单击Net Impedance Summary,出现阻抗总结表格,包括网络序号、网络名称、无参 考平面的走线数目、回流不连续的走线数目、过孔数目、比较大阻抗值、小阻抗值、主导阻 抗值、主导阻抗走线长度百分比、走线总长度、走线延时。 在DDR3一致性测试期间能否继续进行其他任务?安徽DDR3测试故障

何时需要将DDR3内存模块更换为新的?吉林信号完整性测试DDR3测试

至此,DDR3控制器端各信号间的总线关系创建完毕。单击OK按钮,在弹出的提示窗 口中选择Copy,这会将以上总线设置信息作为SystemSI能识别的注释,连同原始IBIS文件 保存为一个新的IBIS文件。如果不希望生成新的IBIS文件,则也可以选择Updateo

设置合适的 OnDie Parasitics 和 Package Parasiticso 在本例中。nDie Parasitics 选择 None, Package Parasitics使用Pin RLC封装模型。单击OK按钮保存并退出控制器端的设置。

On-Die Parasitics在仿真非理想电源地时影响很大,特别是On-Die Capacitor,需要根据 实际情况正确设定。因为实际的IBIS模型和模板自带的IBIS模型管脚不同,所以退出控制器 设置窗口后,Controller和PCB模块间的连接线会显示红叉,表明这两个模块间连接有问题, 暂时不管,等所有模型设置完成后再重新连接。 吉林信号完整性测试DDR3测试

文章来源地址: http://yiqiyibiao.chanpin818.com/zyyqyb/txjcyq/deta_22369657.html

免责声明: 本页面所展现的信息及其他相关推荐信息,均来源于其对应的用户,本网对此不承担任何保证责任。如涉及作品内容、 版权和其他问题,请及时与本网联系,我们将核实后进行删除,本网站对此声明具有最终解释权。

 
本企业其它产品
 
热门产品推荐


 
 

按字母分类 : A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

首页 | 供应网 | 展会网 | 资讯网 | 企业名录 | 网站地图 | 服务条款 

无锡据风网络科技有限公司 苏ICP备16062041号-8

内容审核:如需入驻本平台,或加快内容审核,可发送邮箱至: