[VIP第1年] 指数:3
要想得到零边沿时间的理想方波，理论上是需要无穷大频率的频率分量。如果比较高只考虑到某个频率点处的频率分量，则来出的时域波形边沿时间会蜕化，会使得边沿时间增大。例如，一个频率为500MHz的理想方波，其5次谐波分量是2500M,如果把5次谐波以内所有分量成时域信号，贝U其边沿时间大概是0.35/2500M=0.14ns,即140ps。
我们可以把数字信号假设为一个时间轴上无穷的梯形波的周期信号，它的傅里叶变换
对应于每个频率点的正弦波的幅度，我们可以勾勒出虚线所示的频谱包络线， 可以看到它有两个转折频率分别对应1/材和1/”（刁是半周期，。是边沿时间）
从1/叫转折频率开始，频谱的谐波分量是按I/?下降的，也就是-40dB/dec （-40分贝每 十倍频，即每增大十倍频率，谐波分量减小100倍）。可以看到相对于理想方波，从这个频 率开始，信号的谐波分量大大减小。 数字信号是由“0”和“1”。安徽数字信号测试高速信号传输
时间偏差的衡量方法。由于信号边沿的时间偏差可能是由于各种因素造成的，有随机的噪声，还有确定性的干扰。所以这个时间偏差通常不是一个恒定值，而是有一定的统计分布，在不同的应用场合这个测量的结果可能是用有效值(RMS)衡量，也可能是用峰-峰值(peak-peak)衡量，更复杂的场合还会对这个时间偏差的各个成分进行分解和估计。因此抖动的精确测量需要大量的样本以及复杂的算法。对抖动进行衡量和测量时，需要特别注意的是，即使对于同一个信号，如果用不同的方法进行衡量，得到的抖动测量结果也可能不一样，下面是几种常用的抖动测量项目。四川PCI-E测试数字信号测试数字信号可通过分时将大量信号合成为一个信号（称复用信号），通过某个处理器处理后，再将信号解复用；
由于真正的预加重电路在实现时需要有相应的放大电路来增加跳变比特的幅度，电路 比较复杂而且增加系统功耗，所以在实际应用时更多采用去加重的方式。去加重技术不是 增大跳变比特的幅度，而是减小非跳变比特的幅度，从而得到和预加重类似的信号波形。 图 1.29是对一个10Gbps的信号进行-3.5dB的去加重后对频谱的影响。可以看到，去加 重主要是通过压缩信号的直流和低频分量(长0 或者长 1 的比特流),从而改善其在传输过 程中可 能造成的对短0或者短1 比特的影响。
值得注意的是，在同步电路中，如果要得到稳定的逻辑状态，对于采样时钟和信号间的时序关系是有要求的。比如，如果时钟的有效边沿正好对应到数据的跳变区域附近，可能会采样到不可靠的逻辑状态。数字电路要得到稳定的逻辑状态，通常都要求在采样时钟有效边沿到来时被采信号已经提前建立一个新的逻辑状态，这个提前的时间通常称为建立时间(SetupTime);同样，在采样时钟的有效边沿到来后，被采信号还需要保持这个逻辑状态一定时间以保证采样数据的稳定，这个时间通常称为保持时间(HoldTime)。如图1.6所示是一个典型的D触发器对建立和保持时间的要求。Data信号在CLK信号的有效边沿到来t、前必须建立稳定的逻辑状态，在CLK有效边沿到来后还要保持当前逻辑状态至少tn这么久，否则有可能造成数据采样的错误。数字设备是由很多电路组成来实现一定的功能，系统中的各个部分通过数字信号的传输来进行信息和数据的交互。
采用AC耦合方式的另一个好处是收发端在做互连时不用太考虑直流偏置点的互相影响， 互连变得非常简单，对于热插拔的支持能力也更好。
(3)有利于信号校验。很多高速信号在进行传输时为了保证传输的可靠性，要对接收 到的信号进行检查以确认收到的信号是否正确。在8b/10bit编码表中，原始的8bit数据总 共有256个组合，即使考虑到每个Byte有正负两个10bit编码，也只需要用到512个10bit 的组合。而10bit的数据总共可以有1024个组合，因此有大约一半的10bit组合是无效的 数据，接收端一旦收到这样的无效组合就可以判决数据无效。另外，前面介绍过数据在传输 过程中要保证直流平衡， 一旦接收端收到的数据中发现违反直流平衡的规则，也可以判决数 据无效。因此采用8b/10b编码以后数据本身就可以提供一定的信号校验功能。需要注意的是，这种校验不是足够可靠，因为理论上还是可能会有几个bit在传输中发生了错误，但 是结果仍然符合8b/10b编码规则和直流平衡原则。因此，很多使用8b/10b编码的总线还 会在上层协议上再做相应的CRC校验(循环冗余校验)。 模拟信号和数字信号的相互转换；安徽数字信号测试高速信号传输
数字信号幅度测试的定义；安徽数字信号测试高速信号传输
需要注意的是，采用8b/10b编码方式也是有缺点的，比较大的缺点就是8bit到10bit的编码会造成额外的20%的编码开销，所以很多10Gbps左右或更高速率的总线不再使用8b/10b编码方式。比如PCIe1.0和PCIe2.0的总线速率分别为2.5Gbps和5Gbps,都是采用8b/10b编码，而PCle3.0、PCle4.0、PCle5.0的总线速率分别达到8Gbps、16Gbps和32Gbps,并通过效率更高的128b/130b的编码结合扰码的方法来实现直流平衡和嵌入式时钟。另一个例子是FibreChannel总线，1xFC、2xFC、4xFC、8xFC的数据速率分别为1.0625Gbps、2 . 125Gbps,4 . 25Gbps 、8 . 5Gbps,都是采用8b/10b编码，而16xFC 、32xFC 的数据速率分别 为14.025Gbps和28.05Gbps,采用的是效率更高的64b/66b编码方式。64b/66b编码在 10G和100G以太网中也有广泛应用。安徽数字信号测试高速信号传输
文章来源地址: http://yiqiyibiao.chanpin818.com/zyyqyb/txjcyq/deta_21117738.html
免责声明： 本页面所展现的信息及其他相关推荐信息，均来源于其对应的用户，本网对此不承担任何保证责任。如涉及作品内容、 版权和其他问题，请及时与本网联系，我们将核实后进行删除，本网站对此声明具有最终解释权。
